| Beide Seiten der vorigen RevisionVorhergehende ÜberarbeitungNächste Überarbeitung | Vorhergehende Überarbeitung |
| hardware [2026-05-25 01:54:57] – manfred | hardware [2026-05-26 22:06:52] (aktuell) – manfred |
|---|
| * __1975:__ **[[https://de.wikipedia.org/wiki/MOS_Technology_6502|MOS 6502]]** (mit 25$ kostete der 6502 weniger als der 8080 und der Z80) ist eine stark vereinfachte Version des [[https://de.wikipedia.org/wiki/Motorola_6800|Motorola 6800]] (1974: 300$), der 12 mal so teuer war | * __1975:__ **[[https://de.wikipedia.org/wiki/MOS_Technology_6502|MOS 6502]]** (mit 25$ kostete der 6502 weniger als der 8080 und der Z80) ist eine stark vereinfachte Version des [[https://de.wikipedia.org/wiki/Motorola_6800|Motorola 6800]] (1974: 300$), der 12 mal so teuer war |
| * //Der einfacher gehaltene Befehlssatz führt allerdings dazu, dass 6502-Programme im Normalfall deutlich mehr Speicher benötigen als das Gleiche leistende MC6800- oder Z80-Programme; zudem sind standardkonforme Compiler für höhere Programmiersprachen wie etwa Pascal oder C für den 6502 deutlich schwieriger zu implementieren und erzeugen langsameren Code als entsprechende Compiler für andere 8-Bit-Prozessoren. Die Ursache hierfür ist vor allem die auf 256 Bytes beschränkte Größe des Stapelspeichers des 6502, so dass der für die meisten modernen Hochsprachen nötige größere Stapelspeicher per Software nachgebildet werden muss. Um die Chipfläche klein zu halten, hat der 6502 des Weiteren nur einen Akkumulator im Gegensatz zu den zwei Akkumulatoren A und B im MC6800.// | * //Der einfacher gehaltene Befehlssatz führt allerdings dazu, dass 6502-Programme im Normalfall deutlich mehr Speicher benötigen als das Gleiche leistende MC6800- oder Z80-Programme; zudem sind standardkonforme Compiler für höhere Programmiersprachen wie etwa Pascal oder C für den 6502 deutlich schwieriger zu implementieren und erzeugen langsameren Code als entsprechende Compiler für andere 8-Bit-Prozessoren. Die Ursache hierfür ist vor allem die auf 256 Bytes beschränkte Größe des Stapelspeichers des 6502, so dass der für die meisten modernen Hochsprachen nötige größere Stapelspeicher per Software nachgebildet werden muss. Um die Chipfläche klein zu halten, hat der 6502 des Weiteren nur einen Akkumulator im Gegensatz zu den zwei Akkumulatoren A und B im MC6800.// |
| * __1985:__ **[[https://en.wikipedia.org/wiki/WDC_65C816|WDC 65C816]]** ist ein 16-Bit-Nachfolger des ''6502'' mit 24 Bit breitem Adressbus. Er besteht aus ca. 22000 Transistore und hat nur 92 Mnemonics (Befehle). Er arbeitet nach dem einschalten wie ein ''6502'', kann dann aber in den 16-Bit-Modus umschalten allerdings ist der Datenbus intern nur 16 Bit breit, extern ist er weiterhin nur 8 Bit breit. Diese CPU wurde u.a. im [[https://en.wikipedia.org/wiki/Apple_IIGS|Apple IIGS]] verbaut. | * __1985:__ **[[https://en.wikipedia.org/wiki/WDC_65C816|WDC 65C816]]** ist ein 16-Bit-Nachfolger des ''6502'' mit 24 Bit breitem Adressbus. Er besteht aus ca. 22000 Transistore und hat nur 92 Mnemonics (Befehle). Er arbeitet nach dem einschalten wie ein ''6502'', kann dann aber in den 16-Bit-Modus umschalten, allerdings ist der Datenbus nur intern 16 Bit breit, extern ist er weiterhin nur 8 Bit breit. Diese CPU wurde u.a. im [[https://en.wikipedia.org/wiki/Apple_IIGS|Apple IIGS]] verbaut. |
| * __1976:__ **[[https://de.wikipedia.org/wiki/Texas_Instruments_TMS9900|Texas Instruments TMS9900]]** ist mit nur ca. 8.000 Transistoren die wohl kleinste kommerzielle 16-Bit-CPU; die Register befinden sich in einem Teil des externen RAMs | * __1976:__ **[[https://de.wikipedia.org/wiki/Texas_Instruments_TMS9900|Texas Instruments TMS9900]]** ist mit nur ca. 8.000 Transistoren die wohl kleinste kommerzielle 16-Bit-CPU; die Register befinden sich in einem Teil des externen RAMs; |
| * Er war einer der ersten 16-Bit-Mikroprozessoren und vom Design als Ein-Chip-Version der TI-990-Minicomputer-Reihe konzipiert. | * Er war einer der ersten 16-Bit-Mikroprozessoren und vom Design als Ein-Chip-Version der TI-990-Minicomputer-Reihe konzipiert. |
| * __1976:__ **[[https://de.wikipedia.org/wiki/Zilog_Z80|Zilog Z80]]** ist eine stark erweiterte Version des Intel 8080 und benötigte nur noch eine Betriebsspannung von ''5 Volt'', auch kostete er weniger als der 8080 - einfache Befehle dauern 4 Takte und hatte eine Taktfrequenz von 2,5 MHz - das Betriebssystem CP/M läuft auch auf dem Z80 - der Z80 ist bis heute lieferbar! | * __1976:__ **[[https://de.wikipedia.org/wiki/Zilog_Z80|Zilog Z80]]** ist eine stark erweiterte Version des Intel 8080 und benötigte nur noch eine Betriebsspannung von ''5 Volt'', auch kostete er weniger als der 8080 - einfache Befehle dauern 4 Takte und hatte eine Taktfrequenz von 2,5 MHz - das Betriebssystem CP/M läuft auch auf dem Z80 - der Z80 ist bis heute lieferbar! |
| * //Erwurde auch von Mostek unter Lizenz als MK3880 vermarktet.// | * //Er wurde auch von Mostek unter Lizenz als ''MK3880'' vermarktet.// |
| * //Ein Z80-Klon wurde auch von Sharp als DMG-CPU hergestellt.// | * //Ein Z80-Klon wurde auch von Sharp als DMG-CPU hergestellt.// |
| * //Ab 1985 stellte Hitachi unter der Bezeichnung HD64180 einen Mikrocontroller vor, der vor allem wegen der Integration zahlreicher Peripheriebausteine sehr erfolgreich war. Später fertigte auch Zilog den Chip als [[https://de.wikipedia.org/wiki/Zilog_Z180|Z180]].// | * //Ab 1985 stellte Hitachi unter der Bezeichnung ''HD64180'' einen Mikrocontroller vor, der vor allem wegen der Integration zahlreicher Peripheriebausteine sehr erfolgreich war. Später fertigte auch Zilog den Chip als [[https://de.wikipedia.org/wiki/Zilog_Z180|Z180]].// |
| * //Der [[http://www.zilog.com/docs/z180/ps0140.pdf|Z180]] besitzt einen Prozessorkern, der vollständig Code-kompatibel zum Z80 ist. Erstmals kam hier die Microcode-Technik mit Execution-Pipelining zum Einsatz. Etliche Befehle brauchen weniger Maschinenzyklen als beim Original-Z80. Ein spezieller Interrupt, Reserved Instruction Trap, wird ausgelöst, wenn ein ungültiger Befehl erkannt wird. Die bei einigen Z80-Programmierern beliebten undokumentierten Befehle sind damit für den Z180 tabu. Neu hinzugekommen sind spezielle Instruktionen zur Adressierung der internen Register sowie ein Multiplikationsbefehl.// | * //Der [[http://www.zilog.com/docs/z180/ps0140.pdf|Z180]] besitzt einen Prozessorkern, der vollständig Code-kompatibel zum Z80 ist. Erstmals kam hier die Microcode-Technik mit Execution-Pipelining zum Einsatz. Etliche Befehle brauchen weniger Maschinenzyklen als beim Original-Z80. Ein spezieller Interrupt, Reserved Instruction Trap, wird ausgelöst, wenn ein ungültiger Befehl erkannt wird. Die bei einigen ''Z80''-Programmierern beliebten undokumentierten Befehle sind damit für den ''Z180'' tabu. Neu hinzugekommen sind spezielle Instruktionen zur Adressierung der internen Register sowie ein Multiplikationsbefehl.// |
| * //Toshiba vereinte den Z80-Prozessor mit seinen Peripheriebausteinen CTC, SIO und PIO, zusammen mit einer Oszillator- und Watchdog-Funktion in einem 100-Pin-Gehäuse als TMPZ84C015. Das Bauteil wird bis heute gefertigt, mit Zilog als Zweithersteller, Bezeichnung Z84C15.// | * //Toshiba vereinte den Z80-Prozessor mit seinen Peripheriebausteinen CTC, SIO und PIO, zusammen mit einer Oszillator- und Watchdog-Funktion in einem 100-Pin-Gehäuse als TMPZ84C015. Das Bauteil wird bis heute gefertigt, mit Zilog als Zweithersteller, Bezeichnung Z84C15.// |
| * //In der DDR wurde aufgrund eines Handelsembargos ein nichtlizenzierter Nachbau des Z80 unter dem Namen U880 entwickelt.// | * //In der DDR wurde aufgrund eines Handelsembargos ein nichtlizenzierter Nachbau des Z80 unter dem Namen U880 entwickelt.// |
| |
| siehe auch [[::Hardware:Mikrokontroller (MCU)]] | siehe auch [[::Hardware:Mikrokontroller (MCU)]] |
| | |
| | |
| | ===== MegaProcessor ===== |
| | |
| | Den [[https://www.megaprocessor.com/|MegaProcessor]] gab es seit ''2012'' als Projekt, und er war laut offizieller Seite am ''22. Juni 2016'' fertig. |
| | Er besteht aus 15300 Transistoren und sein RAM besteht nochmal aus 27000 Transistoren. |
| | Der Stromverbrauch liegt bei 500 Watt, sein Gewicht liegt bei einer halben Tonne. |
| | Die CPU selbst belegt ca. 15m² und sein Speicher ca. 3m². |
| | Er verfügt über 7 Register. |
| | |
| | * siehe auch |
| | * ''2016'' [[https://youtu.be/EMO3dZAizb4|The MegaProcessor]] |
| | * ''08.07.2016'' [[https://www.heise.de/news/Megaprocessor-So-sieht-eine-handgebaute-16-Bit-CPU-aus-42-300-Transistoren-aus-3261438.html|Megaprocessor: So sieht eine handgebaute 16-Bit-CPU aus 42.300 Transistoren aus]] |
| |
| |
| * hergestellt in 1,2 μm - Technik | * hergestellt in 1,2 μm - Technik |
| * er steckte auch in der ''PlayStation 2'' von Sony | * er steckte auch in der ''PlayStation 2'' von Sony |
| * **RV32-Kerne** | * **RV32-Kerne** - //(das ist die kleinste Busbreite für RISC-V; im Jahr 2021 schwenkte MIPS zur RISC-V-Basis-ISA um.)// |
| | * Die RISC-V-Basis-ISA benötigt weniger Transistoren pro Rechenoperation als die von ARM. |
| * ''ESP32-C3'' | * ''ESP32-C3'' |
| * Minimalkonfiguration für Linux liegt bei ''RV64GC'' | * Minimalkonfiguration für Linux liegt bei ''RV64GC'' |
